×
《集成電路可測性設(shè)計工程師》課程是工業(yè)和信息化部教育與考試中心組織開展的“工業(yè)和信息化職業(yè)技能提升工程”培訓(xùn)項目，旨在培養(yǎng)集成電路可測性設(shè)計(DFT)中級應(yīng)用型人才，提升一線企業(yè)工作人員的理論和動手能力。
面向?qū)ο?/strong>
集成電路設(shè)計、制造、測試相關(guān)企業(yè)的專業(yè)人員能力提升、以及企業(yè)剛接收的應(yīng)屆研究生培訓(xùn)需求。
主辦單位
北方工業(yè)大學(xué)培訓(xùn)中心，高精尖創(chuàng)新研究院
協(xié)辦單位
廣東優(yōu)科檢測認證有限公司
授課方式
線上直播授課
原價3500元，10人以上團體或在校生八折優(yōu)惠
培訓(xùn)時間：常年招生，具體開班時間請來電咨詢。
近期開班時間：2022年9月1日—9月5日
由工業(yè)和信息化部教育與考試中心頒發(fā)《工業(yè)和信息化職業(yè)能力證書》,學(xué)員信息納入“工業(yè)和信息化技術(shù)技能人才庫”，可在官網(wǎng)（www.miiteec.org.cn）查詢。
| 上課時間 | 課程名稱 | 涵蓋的知識點 | 課時 |
| 第一天 19:30-21:00 | 集成電路測試技術(shù)概述 | 測試技術(shù)在芯片中的作用，測試技術(shù)的分類，自動測試設(shè)備ATE，測試技術(shù)面臨的挑戰(zhàn)和未來。 | 2 |
| 第二天 19:00-22:10 | 數(shù)字集成電路測試方法 | 集成電路測試意義及分類，數(shù)字邏輯電路與故障模型，組合邏輯電路測試，時序邏輯電路測試，可測性設(shè)計方法。 | 4 |
| 第三天 14:00-17:10 | 邏輯電路可測性設(shè)計方法 | 集成電路設(shè)計流程，邏輯電路的分類，Scan掃描電路技術(shù)，ATPG自動測試向量產(chǎn)生技術(shù)。 | 4 |
| 第三天 19:00-22:10 | 邏輯電路可測性設(shè)計方法 | ATPG自動測試向量產(chǎn)生壓縮技術(shù)，LBIST邏輯自測試技術(shù)，ATPG自動測試向量產(chǎn)生IP Core，ATPG自動測試向量產(chǎn)生和大規(guī)模集成電路先進邏輯測試方法。 | 4 |
| 第四天 14:00-17:10 | Memory存儲器可測性設(shè)計方法 | Memory故障模型，Memory測試算法，Memory測試流程，Memory 自我修復(fù)，Memory內(nèi)建自測試技術(shù)MBIST。 | 4 |
| 第四天 19:00-21:15 | Boundary Scan 邊界掃描電路技術(shù)與方法 | IEEE1149.1邊界掃描基礎(chǔ)，IEEE 1149.1邊界掃描應(yīng)用， IEEE 1149.6邊界掃描應(yīng)用，IEEE 1687及應(yīng)用。 | 3 |
| 第五天 19:00-19:45 | Analog and Mixed Signal Test 模擬及混合信號電路測試 | 模擬電路故障模擬，模擬電路故障模擬流程，DDR PHY測試實例。 | 1 |
| 第五天 19:55-21:25 | Diagnosis & Yield improvement ATE測試失效分析和良率改善 | 芯片測試結(jié)果log分析，Diagnosis 失效診斷分析，Yield improvement 良率改善與分析。 | 2 |
| 四天后 19:00-21:00 | 考試 | ||
授課講師主要由來自北方工業(yè)大學(xué)及業(yè)界經(jīng)驗豐富的資深測試應(yīng)用技術(shù)專家組成，均具有10年以上的集成電路測試教育培訓(xùn)及復(fù)雜芯片可測性設(shè)計應(yīng)用經(jīng)歷。對復(fù)雜芯片SOC如人工智能，汽車電子和GPU等可測性設(shè)計，積累了實際的技術(shù)經(jīng)驗。在邏輯電路可測性設(shè)計、存儲器可測性設(shè)計、邊界掃描技術(shù)、內(nèi)建自測試技術(shù)設(shè)計方面，全面掌握當前芯片測試設(shè)計的需求和工程測試設(shè)計規(guī)劃的制定。對主流可測性設(shè)計軟件的項目開發(fā)與應(yīng)用方面具有豐厚的理論和實踐積淀。
如果您對我司的產(chǎn)品或服務(wù)有任何意見或者建議，您可以通過這個渠道給予我們反饋。您的留言我們會盡快回復(fù)！
0769-82327388
微信訂閱號
微信咨詢
